SK hynix DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL 15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进的CWD、Reset、ZQ、SRT、RASR功能。CWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3 SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（On Die Calibration Engine）用来校准ODT（On Die Termination）内部中断电阻，新增了SRT（Self-Reflash Temperature）可编程化温度控制内存频率功能，SRT的加入让内存颗粒在温度、频率和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3 SDRAM还加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。

       1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有等效数据频率的1/8，DDR3-800的核心工作频率（内核频率）只有100MHz。

       2．采用点对点的拓扑架构，以减轻地址/命令与控制总线的负担。

       3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。